项目描述

CSV-Verilog Maker IIはCSVプリプロセッサ上で動作するプログラムです。

Excelで検証内容や設計内容を記載し、Verilogに変換するソースコード自動生成プログラムです。

安装

インストール方法 -> (http://www.youtuhttp://www.youtube.com/watch?v=V6wz3BhPPCE) Show How to Install

用法

変換方法 -> http://whttp://www.youtube.com/watch?v=qnYMl65EywE Show Usage

下载

Your rating
Review this project

统计

近期活动